DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 02992317

**ACTIVE MATRIX PANEL** 

PUB. NO.:

**01-289917** [JP 1289917 A]

**PUBLISHED:** 

November 21, 1989 (19891121)

INVENTOR(s): MISAWA TOSHIYUKI

OSHIMA HIROYUKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-119919 [JP 88119919]

FILED:

May 17, 1988 (19880517)

INTL CLASS:

[4] G02F-001/133; G09F-009/30; H01L-027/12; H01L-029/78

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

-- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion Metal

Implantation)

JOURNAL:

Section: P. Section No. 1004, Vol. 14, No. 72, Pg. 16,

February 09, 1990 (19900209)

#### **ABSTRACT**

PURPOSE: To obtain a high-accuracy compact and reliable active matrix panel by providing thin film transistors (TR) which constitute a picture element matrix with the same section structure with a P or N type thin film TR. CONSTITUTION: The picture element matrix 22 includes source lines 26-28 connected to a source line driver circuit 12, gate lines 24 and 25 connected to a gate line driver circuit 21, and picture elements 32 and 33 formed at intersections of the source lines and gate lines. A picture element includes a thin film TR TFT29 and a liquid crystal cell 30, which consists of a picture element electrode and a counter electrode 31. The thin films TR 29 which constitute the picture element matrix 22 have the same section structure with one of P type thin film TRs and N type thin film TRs which constitute a gate line driver circuit and a source line driver circuit. Consequently, the high- accuracy compact and reliable active matrix panel is obtained.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

8971264

Basic Patent (No, Kind, Date): JP 57119356 A2 19820724 <No. of Patents: 070 >

PHOTOCONDUCTIVE MEMBER (English)

Patent Assignee: CANON KK

Author (Inventor): SHIRAI SHIGERU; KANBE JIYUNICHIROU; FUKUDA TADAHARU

IPC: \*G03G-005/08; H01L-031/08; C01B-033/02

Derwent WPI Acc No: \*C 82-73387E; JAPIO Reference No: \*060212P000129;

Language of Document: Japanese

Patent Family:

Patent No	Kind D	ate A	pplic No	Kind	Date		
DE 3201146	A1	19820930	DE 32	01146	. <b>A</b>	19820115	5
DE 68920200	C0	19950209	DE 68	920200	Α	19890516	5
DE 68928806	C0	19981008	DE 68	928806	Α	1989051	5
DE 68929091	C0	19991125	DE 68	929091	· A	19890516	ó
DE 68929189	C0	20000504	DE 68	929189	A	19890516	5
DE 3201146	C2	19880218	DE 32	01146	Α	19820115	<b>i</b> ,
DE 68920200	T2	19950511	DE 689	920200	Α	19890516	
DE 68928806	T2	19990204	DE 689	928806	. <b>A</b>	19890516	,
DE 68929091	T2	20000203	DE 689	929091	Α	19890516	,
DE 68929189	T2	20001214	DE 689	929189	Α	19890516	5
EP 617309	A1	19940928	EP 941	06662	Α	19890516	
EP 806700	A1	19971112	EP 972	00954	. A	19890516	
EP 806701	A1	19971112	EP 972	00955	Α	19890516	
EP 806702	A1	19971112	EP 972	00957	Α	19890516	
EP 342925	A2	19891123	EP 893	04929	Α	19890516	
EP 609919	A2	19940810	EP 941	06661	Α	19890516	
EP 610969	A2	19940817	EP 941	06660	Α	19890516	
EP 1227469	A2	20020731	EP 200	1128824	A	19890516	
EP 342925	A3	19900905	EP 893	04929	Α	19890516	
EP 609919	A3	19940817	EP 941	06661	Α	19890516	
EP 610969	A3	19940824	EP 941	06660	Α	19890516	
EP 1227469	A3	20021113	EP 200	1128824	<b>A</b>	19890516	
EP 342925	B1	19941228	EP 893	04929	Α	19890516	
EP 609919	B1	19991020	EP 941		Α	19890516	
EP 610969	B1	19980902	EP 941		Α	19890516	
EP 617309	B1	20000329	EP 941	06662	Α	19890516	
GB 2094550	. A1	19820915	GB 82	778	Α	19820112	2
GB 2094550	B2	19850417	GB 82	778	Α	19820112	
HK 9701018	Α	19970815	HK 10	18	Α	1997062	6
HK 1014585	A1	20001124	HK 98	115927	Α	19981228	3
HK 1014586	A1	20000505	HK 98	115928	Α	19981228	3
JP 1289917	A2	19891121	JP 8811	9919	Α	19880517	•
JP 57119356	A2	19820724	JP 8155	24	Α	19810116	(BASIC)
JP 57119357	A2	19820724	JP 8155		Α	19810116	
JP 57119358	A2	19820724	JP 8155		Α	19810116	
JP 2653099	B2	19970910	JP 8811	9919	Α	19880517	
JP 87008783	B4	19870224	JP 8155	24	Α	19810116	•

JP 88048054	B4	19880927	JP 815525	Α	19810116
KR 9409074	<b>B1</b>	19940929	KR 895609	Α	19890428
KR 9410107	<b>B</b> 1	19941021	KR 8911609	<b>A</b>	19890428
KR 9504739	<b>B</b> 1	19950506	KR 9411607	Α	19940525
KR 9514502	<b>B</b> 1	19951202	KR 9521244	Α	19950714
KR 9601506	<b>B</b> 1	19960131	KR 9411608	Α	19940525
SG 6300566	<b>A1</b>	19990330	SG 9602894	Α	19890516
SG 8100185	A1	20010619	SG 9601705	Α	19890516
SG 8100859	A1	20010724	SG 9602098	A	19890516
US 4539283	$\mathbf{A}$	19850903	US 335464	Α	19811229
US 4609601	Α	19860902	US 705515	Α	19850226
US 5141836	Α	19920825	US 735758	Α	19910729
US 5250931	Α	19931005	US 351758	· A	19890515
US 5258250	Α	19931102	US 900947	Α	19920617
US 5274279	Α	19931228	US 923752	Α	19920731
US 5341012	Α	19940823	US 923751	Ά	19920731
US 5582945	Α	19961210	US 480323	Α	19950607
US 5582947	Α	19961210	US 469690	Α	19950606
US 5583347	Α	19961210	US 402376	Α	19950313
US 5591990	Α	19970107	US 461409	A	19950605
US 5616936	Α	19970401	US 402054	Α	19950310
US 5648685	Α	19970715	US 439411	Α	19950511
US 5656826	· <b>A</b>	19970812	US 412189	Α	19950328
US 5677212	Α	19971014	US 454733	Α	19950531
US 5714771	Α	19980203	US 721222	Α	19960926
US 5754158	Α	19980519	US 877469	Α	19970617
US 5780872	Α	19980714	US 792228	A	19970131
US 5811837	Α	19980922	US 437872	Α	19950509
US 5904511	Α	19990518	US 823130	Α	19970325
US 20020053673	AA	20020509	US 838871	Α	19970414
US 20030010990	AA		US 229049	Α	20020828
US 6486497	BB	20021126	US 838871	· A	19970414
US 5341012	<b>B</b> 1	19970204	US 923751	A	19920731

Priority Data (No,Kind,Date):

JP.815524 A 19810116

JP 815525 A 19810116

JP 815526 A 19810116

JP 88119919 A 19880517

EP 89304929 A 19890516

EP 94106661 A3 19890516

EP 89304929 A3 19890516

EP 97200954 A3 19890516

KR 895609 A3 19890428

KR 9521244 A 19950714

KR 9411608 AC 19940525

KR 9411608 A 19940525

US 335464 A3 19811229

US 535983 B1 19900608

US 445161 B1 19891206

US 244543 B1 19880912

US 110043 B1 19871014

US 27051 A3 19870323

US 872611 B1 19860619

US 705515 A1 19850226

US 335464 A1 19811229

US 735758 A3 19910729

US 27051 B3 19870323

US 351758 A3 19890515

US 923751 A 19920731

US 480323 A 19950607

US 396064 B1 19950228

US 98069 B1 19930728

US 900947 A1 19920617

US 469690 A 19950606

US 396064 B3 19950228

US 402376 A 19950313

US 142892 B1 19931025

US 924695 B1 19920731

US 461409 A 19950605

US 402376 A1 19950313

US 402054 A 19950310

US 439411 A 19950511

US 412189 A 19950328

US 454733 A 19950531

US 721222 A 19960926

US 877469 A 19970617

US 462275 B1 19950605

US 792228 A 19970131

US 439411 A1 19950511

US 437872 A 19950509

US 142892 A1 19931025

US 924695 A1 19920731

US 823130 A 19970325

US 454733 A3 19950531

US 838871 A 19970414

US 412189 A1 19950328

US 229049 A 20020828

US 838871 A1 19970414

(19)日本国特許庁(JP)

(11)特許番号

# 第2653099号

(45)発行日 平成9年(1997)9月10日

(24)登録日 平成9年(1997)5月23日

(74) 7 4 6 6	*** au 50 P	FΙ	·
(51) Int. Cl. 6	識別記号	G02F 1/136	500
G02F 1/136	500		505
1/13	505	1/13	
1/133	550	1/133	550
1/1345		1/1345	•
H01L 29/786		H01L 29/78	612 B
			請求項の数 6 (全18頁)
(21)出願番号	<b>特顧昭63-119919</b>	(73)特許権者	99999999
(21) [22]			セイコーエプソン株式会社
(22)出顧日	昭和63年(1988)5月17日		東京都新宿区西新宿2丁目4番1号
		(72)発明者	三澤 利之
(65)公開番号	特開平1-289917		長野県諏訪市大和3丁目3番5号 セイ
(43)公開日	平成1年(1989)11月21日		コーエプソン株式会社内
		(72)発明者	大島 弘之
			長野県諏訪市大和3丁目3番5号 セイ
			コーエプソン株式会社内
		(74)代理人	弁理士 上柳 雅誉 (外1名)
		審査官	井口 猶二
	•	420	77 22 -
		(56)参考文献	特開 昭61-116334 (JP, A)
			特開 昭58-137892 (JP, A)
	·		•

# (54)【発明の名称】アクティブマトリクスパネル、投写型表示装置及びビューファインダー

(57)【特許請求の範囲】

において、

【請求項1】一対の基板間に液晶が封入されてなり、該一対の基板の一方の基板上には、複数のゲート線及び複数のソース線と、該複数のゲート線及びソース線に接続された多結晶シリコン薄膜トランジスタを有する画素マトリクスが配置されてなるアクティブマトリクスパネル

該一方の基板上には、該複数のゲート線及びソース線の された多紀 それぞれに信号を供給するゲート線ドライバー回路及び トリクスか ソース線ドライバー回路の少なくとも一方が形成されて 10 において、なり、該ゲート線ドライバー回路または該ソース線ドライバー回路を構成するシフトレジスタは相補型の多結晶 それぞれに シリコン薄膜トランジスタからなるクロックドインバー ソース線ドタ回路を有するスタティックシフトレジスタであること なり、該クを特徴とするアクティブマトリクスパネル。 イバー回路

2

【請求項2】請求項1記載のアクティブマトリクスパネルを用いた投与型表示装置。

【請求項3】請求項1記載のアクティブマトリクスパネルを用いたビューファインダー。

【請求項4】一対の基板間に液晶が封入されてなり、該一対の基板の一方の基板上には、複数のゲート線及び複数のソース線と、該複数のゲート線及びソース線に接続された多結晶シリコン薄膜トランジスタを有する画素マトリクスが配置されてなるアクティブマトリクスパネルにおいて、

該一方の基板上には、該複数のゲート線及びソース線の それぞれに信号を供給するゲート線ドライバー回路及び ソース線ドライバー回路の少なくとも一方が形成されて なり、該ゲート線ドライバー回路または該ソース線ドラ イバー回路を構成するシフトレジスタは相補型の多結晶

10

20

シリコン薄膜トランジスタからなるインバータ回路及び トランスミッションゲート回路を有するスタティックシ フトレジスタであることを特徴とするアクティブマトリ クスパネル。

【請求項5】請求項4記載のアクティブマトリクスパネ ルを用いた投写型表示装置。

【請求項6】請求項4記載のアクティブマトリクスパネ ルを用いたビューファインダー。

### 【発明の詳細な説明】

#### 〔産業上の利用分野〕

本発明は、薄膜トランジスタを用いて形成されたアク ティブマトリクスパネルに関する。

#### [従来の技術]

従来のアクティブマトリクス液晶パネルは、文献「エ スアイディー83ダイジェスト156頁~157頁、B/Wアンド カラーLCビデオディスプレイズアドレストバイポリシリ コンティーエフティーズ」(モロズミ他)に示される様 に薄膜トランジスタを用いた画素マトリクスが透明基板 上に形成されたものであり、ゲート線ドライバー回路及 びソース線ドライバー回路は単結晶シリコンによるMOS 集積回路で形成され第19図に示す様に前記アクティブマ トリクスパネルに外付けされていた。第19図において、 1はアクティブマトリクスパネルであり、該アクティブ マトリクスパネル1は画素マトリクス2を備えている。 3 はフレキシブル基板であり、単結晶シリコンによるド ライバー集積回路4が搭載されている。アクティブマト リクスパネル1とフレキシブル基板3とはパッド5にお いて接続されている。実装基板6は、ドライバー集積回 路4と外部回路とを電気的に接続するのみならずフレキ シブル基板3及びアクティブマトリクスパネル1を機械 30 的に保持している。

#### [発明が解決しようとする課題]

従来のアクティブマトリクスパネルに依ると次の様な 課題があった。

### (1) 高精細化が妨げられていた

従来は、第19図に示す様にフレキシブル基板3と、ア クティブマトリクスパネル1のソース線又はゲート線と がパッド5において接続されており、実装技術上接続可 能なパッド間隔によって画素ピッチが制限されていた。 このため、従来、100μm以下の画素ピッチを有するア クティブマトリクスパネルを量産することは大変困難で あり高精細化が妨げられていた。

## (2) 表示装置の小形化が妨げられていた

第19図に示される様な従来のアクティブマトリクスパ ネルは、ドライバー集積回路が外付けされていたため実 装基板6の外形寸法が面積にして画素マトリクス部2の 4~5倍程度又はそれ以上必要であった。このため、従 来のアクティブマトリクスパネルを使用した表示装置の 大きさは表示に寄与する画素マトリクス部の面積の割に 大形にならざるを得ず、このことは、例えばビデオカメ 50 びトランスミッションゲート回路を有するスタティック

ラのビューファインダーの様な超小形モニターへの応用 を制限する要因を成していた。

#### (3) 製造コストが高かった

表示装置を製造する際、アクティブマトリクスパネル 1とフレキシブル基板3とを接続する工程、ドライバー・ 集積回路4とフレキシブル基板3とを接続する工程及 び、フレキシブル基板3と実装基板6とを実装する工程 を必要とし製造コストが高くならざるを得なかった。

### (4) 信頼性が低かった

アクティブマトリクスパネル1とフレキシブル基板3 との接続、ドライバー集積回路4とフレキシブル基板3 との接続等接続個所が多くしかもそれらに応力が加わり やすいため、前記接続箇所における接続強度が十分でな く、表示装置全体の信頼性が低かった。又は、十分な信 賴性を確保するために多大な費用を要した。

本発明は、以上のごとき課題を解決し、高精細かつコ ンパクトで信頼性に優れたアクティブマトリクスパネル を安価に提供することを目的とする。また、本発明のア クティブマトリクスパネルはピデオカメラの電子ビュー ファインダーや携帯形VTRのモニター等に応用されるこ とを意図している。更に、投与形表示装置のライトバル ブとしての使用も意図している。

#### (課題を解決するための手段)

本発明は、上述の課題を解決するために、一対の基板 間に液晶が封入されてなり、該一対の基板の一方の基板 上には、複数のゲート線及び複数のソース線と、該複数 のゲート線及びソース線に接続された多結晶シリコン薄 膜トランジスタを有する画素マトリクスが配置されてな るアクティブマトリクスパネルにおいて、

該一方の基板上には、該複数のゲート線及びソース線 のそれぞれに信号を供給するゲート線ドライバー回路及 びソース線ドライバー回路の少なくとも一方が形成され てなり、該ゲート線ドライバー回路または該ソース線ド ライバー回路を構成するシフトレジスタは相補型の多結 晶シリコン薄膜トランジスタからなるクロックドインパ ータ回路を有するスタティックシフトレジスタであるこ とを特徴とする。

本発明は、一対の基板間に液晶が封入されてなり、該 一対の基板の一方の基板上には、複数のゲート線及び複 数のソース線と、該複数のゲート線及びソース線に接続 された多結晶シリコン薄膜トランジスタを有する画素マ トリクスが配置されてなるアクティブマトリクスパネル において、

該一方の基板上には、該複数のゲート線及びソース線 のそれぞれに信号を供給するゲート線ドライバー回路及 びソース線ドライバー回路の少なくとも一方が形成され てなり、該ゲート線ドライバー回路または該ソース線ド ライバー回路を構成するシストレジスタは相補型の多結 晶シリコン薄膜トランジスタからなるインバータ回路及

5

シフトレジスタであることを特徴とする。 (実 施 例)

る。

以下、図面に基づいて本発明の実施例を詳細に説明す

第1図に本発明の実施例を示す。同図はシリコン薄膜 による相補形金属酸化膜半導体構造(Complementary Me tal Oxide Semiconduotor:以下、CMOS構造と略記す る。)のソース線ドライバー回路12及びゲート線ドライ バー回路21と画素マトリクス22とが同一の透明基板上に 形成されたアクティブマトリクスパネル11の構造を示し たブロック図である。ソース線ドライバー回路12はシフ トレジスタ13、薄膜トランジスタ(Thin Film Transist or:以下、TFTと略記する。) より成るサンプルホールド 回路17、18、19及びビデオ信号バス14、15、16を含み、 ゲート線ドライバー回路上はシフトレジスタ20及び必要 に応じてバッファー23を含む。また、画素マトリクス22 は、前記ソース線ドライバー回路12に接続される複数の ソース線26、27、28、ゲート線ドライバー回路21に接続 される複数のゲート線24、25及びソース線とゲート線の 交点に形成された複数の画案32、33を含む。該画素はTF 20 T29及び液晶セル30を含み、該液晶セル30は画素電極と 対向電極31と液晶より成る。尚、前記シフトレジスタ13 及び20はソース線及びゲート線を順次選択する機能を有 する他の回路、例えばカウンター及びデコーダで代用し ても差し支えない。ソース線ドライバー回路の入力端子 34、35、36には、それぞれ、クロック信号CLK、スター ト信号DX、ビデオ信号V<sub>1</sub>、V<sub>1</sub>、V<sub>2</sub>が入力され、ゲート線 ドライバー回路の入力端子37、38には、それぞれクロッ ク信号CLK、スタート信号DYが入力される。

第1図のシフトレジスタ13及びシフトレジスタ20はP 形TFT及びN形TFTより成る相補形TFTによるスタテック 形又はダイナミック形回路、もしくは片極性TFTによる ダイナミック形又はスタティック形回路にて構成され得 る。これらのうち、TFTのデバイス性能を考慮すると、 相補形TFTによるスタティック形回路が最適である。こ の理由は以下の様に説明される。一般に、アクティブマ トリクスパネルに使用されるTFTは絶縁基板上に多結晶 又は非晶質のシリコン薄膜で形成されるため、単結晶シ リコンによる金属酸化膜半導体電界効果トランジスタ (以下、MOSFETと略記する。) に比較して、そのオン電 40 流は小さくそのオフ電流は大きい。この理由は、シリコ ン薄膜中に存在するトラップ密度が単結晶シリコン中の それに比べてはるかに高いためキャリア移動度が小さく なること及び逆バイアスされたPN接合においてキャリア の再結合が頻繁に起こることによる。この様なTFTのデ パイス上の特徴に鑑み、以下の理由によって本発明は相 補形TFTによるスタティックシフトレジスタを採用す

(1) TFTはオフ電流が大きいため、TFTによって構成さ れており、75、77はN形に不純物ドープされている。7 れたダイナミック回路は動作電圧範囲、動作周波数範囲 50 8、79はSiO<sub>2</sub>、シリコンナイトライド等によるゲート絶

並びに動作温度範囲が狭い。

- (2) アクティブマトリクス型液晶パネルの低消費電力性を生かすためドライバー回路は低消費電力のCMOS構造で形成される必要がある。
- (3) 片極性MOSダイナミックシフトレジスタに比べて、要求されるオン電流値が小さくて済む。

第2図(a)に、第1図のシフトレジスタ13及び20の回路構造例を示す。第2図(a)において、インバータ41及び42は、第2図(b)に示す様にP形TFT47とN形TFT48とから成る。また、クロックドインバータ43及び46は、第2図(c)に示す様にP形TFT49、50とN形TFT50、52とから成り、N形TFT52のゲートにクロツク信号CLが、P形TFT49のゲートに反転クロック信号▲CL▼が入力される。同様に、クロックドインバータ44及び45は、P形TFT53、54とN形TFT55、56とから成り、N形TFT56のゲートに反転クロック信号▲CL▼が、P形TFT53のゲートに反転クロック信号▲CL▼が、P形TFT53のゲートに反転クロック信号へCL▼が、P形TFT53のゲートに反転クロック信号へとしていた。第2図(a)において、クロックドインバータ43、46の代わりに第2図(e)に示すインバータ57とN形TFT58及びP形TFT59より成るアナログスイッチとで構成された回路を使用し、クロックドインバータ44、45の代わりに第2図

(f) に示すインバータ60とN形TFT61及びP形TFT62より成るアナログスイッチとで構成された回路を使用しても差し支えない。

上述したごとく、アクティブマトリクスパネルにおいてドライバー回路をCMOS構造のTFTで構成することは大変有益である。しかし、従来技術を単にTFTに適用することによって得られる相補形TFT集積回路は以下の様な欠点を有している。

- (1) P形TFTとN形TFTの双方を同一基板上に集積化する製造方法が複雑となり製造コストが高くなる。
- (2) 相補形TFT集積回路を構成するための重要な要素である特性の揃ったP形TFTとN形TFTを形成することが 困難である。
- (3) P形TFT及びN形TFTがドライバー回路を実現する に足る駆動能力を備えていない。

本発明は、製造方法、デバイス構造、デバイス寸法、 材料等に工夫を加えることによって上記の問題点を克服 している。以下、順を追ってそれらを説明する。

第3図(a)に第1図のソース線ドライバー回路12及びゲート線ドライバー回路21を構成する相補形TFTの断面構造の一例を、第3図(b)に第1図の画素マトリクス22を構成するTFT及び画素の断面構造の一例を示す。第3図(a)において、71はガラス、石英基板等の絶縁基板であり、その上にP形TFT99及びN形TFT100が形成されている。73、76はチャネル領域となるシリコン薄膜、72、74、75、77はソース領域又はドレイン領域となるシリコン薄膜であり、72、74はP形に不純物ドープされている。78、79はSiO、シリコンナイトライド等によるゲート絶

縁膜、80、81は多結晶シリコン、金属、金属シリサイド 等によるゲート電極、82はSiO,等による層間絶縁膜、83 は金属等による配線層、84はSiO,等による絶縁膜、85は パシベーション膜である。一方、画素マトリクスの断面 構造を示した第3図(b)において、86は同図(a)の 71と同一の絶縁基板であり、その上に画素TFT101とIT0 (インジウム・ティン・オキサイド) 等の透明導電膜か ら成る画素電極94とが形成されている。87、88、89は第 3図(a)の72、73、74、75、76、77と同一のシリコン 薄膜層で形成されており、88はチャネル領域、87及び89 はソース領域又はドレイン領域を成す。領域87及び89は P形又はN形に不純物ドープされており、それらの領域 に含まれる不純物の構成は領域72及び74又は領域75及び 77に含まれる不純物の構成と同一である。90は78、79と 同一の層より成るゲート絶縁膜、91は80、81と同一の層 より成るゲート電極、92は82と同一の層より成る層間絶 緑膜、93は83と同一の層より成る配線層、95は84と同一 の層より成る絶縁膜、96は液晶、97は透明導電膜層を含 む対向電極、98は透明基板である。ここで、ドライバー 回路を構成するTFT99、100と画素TFT101とは、ソース・ ドレイン領域、チャネル領域、ゲート絶縁膜、ゲート電 極、層間絶縁膜はそれぞれ同一の薄膜層で形成されてい る。また、ソース線ドライバー回路並びにゲート線ドラ イバー回路におけるTFT間の接続は例えばアルミニウム 等の金属によるシート抵抗の低い配線層83を介して成さ れ、画素マトリクス内のソース線は83と同一の層より成 る配線層93にて形成され、画素電極94のみがITO等の透 明導電膜層で形成される。前記配線層 (93) をアルミニ ウム又はアルミシリサイドで、前記透明導電膜層 (94) をITOで形成する場合、それら二つの層の間に層間絶縁 膜を設けない構造とすれば同一の工程にて開口されたス ルーホール (102、103) をそれぞれ異なる二つの層 (9 3、94) とシリコン薄膜層 (87、89) との接続用に使用 することが可能となり製造工程が簡略化される。ここ で、アルミニウムとITOは異なるエッチング液にて加工 され、しかもITOはアルミニウムのエッチング液にて浸 されないという性質を利用しITOをアルミニウムよりも 前の工程にて成膜しパターン形成する。第3図(b)に おいて、絶縁膜95は液晶96に直流電圧が印加されるのを 防ぐためのキャパシタでありその容量値は画素容量の値 40 に比して十分に大きくなくてはならず、従ってその膜厚 は一定値(例えば、3000Å程度)以下でなくてはならな い。一方、耐湿性を確保するため、第3図(a)に示す 様にドライバー回路部を一定値(例えば1μm程度)以 上の膜厚を有するパシベーション膜85にて被う必要があ る。パシベーション膜85は、アクティブマトリクス基板 全面に成膜した後ドライバー部を残して除去するという 方法で形成するのが最も有効であり、このため、前記パ シペーション膜85は、絶縁膜84、95を浸さないエッチン

される。

上記本発明の製造方法並びにそれにより得られる相補 形TFTの構造上の特徴について以下に説明する。従来の 単結晶シリコンによるCMOS集積回路の製造方法に依ると 片極性例えばN形MOSFETによる集積回路の製造工程に比 して最低4回のホト工程(低濃度Pウエル形成工程、P 形ストッパー層形成工程、P形MOSFETのソース・ドレイ ン形成工程、N形MOSFETのソース・ドレイン形成工程) が余分に必要となる。これに対し、本発明によると片極 性TFT集積回路の製造工程に比して最低1回のホト工程 を追加することによって相補形TFT集積回路が実現され る。

第4図 (a) ~ (d) に、本発明のアクティブマトリ クスパネルの製造工程の主要部の一例を示す。まず第4 図(a)の様に、透明な絶縁基板110上にシリコン薄膜 を堆積させた後、所望のパターンを形成して、P形TFT のチャネル領域111及びN形TFTのチャネル領域112、113 を形成する。その後、熱酸化法や気相成長法を用いてゲ ート絶縁膜114、115、116を形成し、更にゲート電極11 7、118、119を形成する。次に、第4図(b)の様に、 イオン打ち込み法を用いてポロンなどのアクセプタ不純 物120を全面に打ち込む。打ち込まれたアクセプタ不純 物は後の熱処理で活性化してアクセプタとなりP形半導 体を形成する。これにより、P形TFTのソース・ドレイ ン領域121、122が形成される。この際、N形TFTのソー ス・ドレイン領域となるべき領域123、124、125、126に もアクセプタが添加される。次に、第4図(c)の様 に、P形TFTを、例えばホトレジスト128等のマスク材で 被覆して、リン又はヒ素等のドナー不純物127を前記ア クセプタ不純物120より高濃度に打ち込む。打ち込まれ たドナー不純物は後の熱処理で活性化してドナーとな る。仮に、前記イオン打ち込みされたアクセプタ不純物 のドーズ量が1×10'cm'、ドナー不純物のドーズ量が 3×10' cm'であれば、領域123、124、125、126はドー ズ量2×10' cm 'に対応するドナーのみが含まれるのと ほぼ等価となる。以上でN形TFTのソース・ドレイン領 域123、124、125、126が形成される。次に、第4図 (d) の様に、前記マスク材128を除去した後、層間絶 緑膜129を堆積させ、スルーホールを開口し、透明導電 膜による画素電極131を形成し、金属等による配線130を 形成する。以上でドライバー回路部のP形TFT132、N形 TFT133、画素マトリクス部の画素TFTを成すN形TFT134 が完成する。尚、画素マトリクス部のTFTをP形に形成 することももちろん可能である。この様にして得られた TFTにおいて、P形TFTはソース・ドレイン領域にアクセ プタ不純物を含み、N形TFTはソース・ドレイン領域に アクセプタ不純物と該アクセプタ不純物よりも高濃度の ドナー不純物を含む。

上記製造工程において、第4図(b)のアクセプタ不 グ液にて加工される材料、例えばポリイミド等、で構成 50 純物120をドナー不純物120に、同図 (c) のドナー不純 物127をアクセプタ不純物127に置き換えることによっ て、同図 (d) にN形TFT132及びP形TFT133、134が得 られる。この様にして得られたN形TFTはソース・ドレ イン領域にドナー不純物を含み、P形TFTはソース・ド レイン領域にドナー不純物と該ドナー不純物よりも高濃 度のアクセプタ不純物を含む。

上述の製造方法によれば、片極性TFT集積回路の製造 工程に対し、第4図(c)のマスクパターン128の形成 に要する1回のホト工程を追加するだけで相補形TFT集 積回路が形成される。これによってドライバー回路を内 10 蔵したアクティブマトリクスパネルが実現可能となる。 経済的見地からみて、上述の製造方法が最良であること はもちろんであるが、アクセプタ不純物、ドナー不純物 をイオン打ち込みするそれぞれの工程でマスクパターン を形成する方法を採用しても差し支えない。また、上述 の方法によって製造された相補形TFT集積回路におい て、それぞれのTFTは絶縁基板上に島状に分離されてお り特別な素子分離工程を必要としない。更に、単結晶シ リコンによる集積回路と異なり寄生MOSFETが生ずること が無く、チャネルストッパーを形成する必要がない。

次に、相補形集積回路を構成するために必要な特性の 揃ったP形TFT及びN形TFTを実現する手段について述べ る。従来、II-VI族化合物半導体を用いたTFTが古くか ら知られている。しかし、次の二つの理由、

- (1) 化合物半導体では、P形、N形双方の導電形を制 御し実現することが事実上不可能である。
- (2) 化合物半導体と絶縁膜との界面の制御が極めて困 難であり、MOS構造が実現されていない。

によって、化合物半導体を用いて相補形TFTを実現する ことは出来ない。従って、本発明ではシリコン薄膜にて 30 足しなくてはならない。 ソース・ドレイン領域及びチャネル領域を形成する。シ

リコン薄膜のうち、非晶質シリコン薄膜及び多結晶シリ コン薄膜について、伝導形別にそのキャリア移動度を第 1表に示す。同表により、TFTを構成する際、P形、N 形双方で特性を揃えやすいこと及びTFTの電流供給能力 を大きく出来ることから、相補形TFT集積回路を実現す るためには多結晶シリコン薄膜が最適であると言える。

	キャリア移動度(cd/V・sec)		
	N形	P形	
非晶質シリコン	0,1~1	10-4~10-3	
多結晶シリコン	5~50	5~50	

次に、TFT、特にドライバー回路を構成するP形及び N形TFTの電流供給能力を高めるために本発明が採用す る手段について述べる。先に述べたごとく、非単結晶シ リコン薄膜によるTFTは、トラップ密度が高いため、単 結晶シリコンMOSFETに比してオン電流が小さくオフ電流 が大きい特性を有する。第5図に、ゲート長、ゲート 20 幅、及びソース・ドレイン電圧V。を同一として測定し た単結晶シリコンMOSFETの特性140とシリコン薄膜によ るTFTの特性141とを比較して示す。同図で、横軸はソー スを基準としたゲートの電圧V。。、縦軸はソース・ドレ イン間電流I。、の相対値である。同図からわかる様にTFT はオン・オフ比が低いため、第1図における画素マトリ クス用TFT29とドライバー回路12及び21を構成するTFTの それぞれを最適な素子寸法に形成しなくてはならない。 例えば、NTSC信号を表示することを意図した場合、画素 マトリクス用TFTは、使用温度範囲内において次式を満

0. 1. C, 
$$R_{off} \gtrsim \frac{1}{6.0} (sec) \cdots (1)$$

 $5 \cdot C_1 R_{0N}$  ,  $\leq 10$  ( $\mu sec$ )

ここで、Ciは一画素の全画素容量、Rosi、Rossはそ れぞれTFTのオン抵抗、オフ抵抗である。式(1)は任 意の画素における保持条件であり、これが満足されれば 書き込まれた電荷の90%以上が1フィールドに亘って保 持される。また、式(2)は任意の画素における書き込 み条件であり、これが満足されれば所望の表示信号の99 %以上が画素に書き込まれる。一方、ドライバー回路を 構成するTFTは、使用温度範囲内において次式を満足し なくてはならない。

$$k \cdot (C_2 R_{0N2} + C_3 R_{0N3}) \lesssim \frac{1}{2 f} \cdot (3)$$

ここで、C, 、C, はそれぞれ図2 (a) における節点14 2、143に付加する容量、Roxx、Roxxはクロックドインバ ータ43、インバータ41の出力抵抗、 f はシフトレジスタ のクロック周波数、kは定数である。(kの値は、経済 的に言って、1.0~2.0程度である。) 出願人の実測及び シミュレーションによると、例えばクロック周波数 f = 2MHz程度のシフトレジスタを実現するためには、ドライ パー回路を形成するTFTの $R_{o,r}$ ,及び $R_{o,r}$ は画素TFTの $R_{o,r}$  50 図にゲート長Lの定義を、第2表に本発明に採用する各

の1/10以下でなくてはならない。この様な低出力抵抗を 実現するため、本発明は、耐圧が許す限度内においてド ライパー回路を構成するTFTのゲート長を極力短かく形 成する。また、第1図におけるサンプルホールド回路1 7、18、19を形成するTFTは、シフトレジスタ13を形成す るTFTよりも低耐圧でよいため該シフトレジスタ13を形 成するTFTよりもゲート長を更に短かく形成する。第6

る。

が可能となる。

11

部のTFTのゲート長の一例を示す。第6図において、142はゲート電極、143はチャネル領域を形成するシリコン 薄膜であり、144がゲート長を145がゲート幅を示す。

第 2 表

	ゲート長L(μm)	
	P形TFT	N形TFT
画素マトリクス用TFT		20.0
シフトレジスタ用TFT	4.0	5,5
サンプルホールド回路用TFT		4.5

P形TFT及びN形TFTの電流供給能力を高めるため、チャネル領域を形成するシリコン薄膜の膜厚が該シリコン薄膜表面に広がり得る空乏層の幅の最大値より小さくなる様にTFTを構成するという手段を供用すれば更に効果的である。シリコン薄膜によるP形TFTにおける空乏層幅の最大値X、N形TFTにおける空乏層幅の最大値X、いたでもえられる。

$$X_{r}$$
  $_{r,i} = (2 \epsilon \cdot 2 \phi_{r,r})^{1/2} \cdot (q \cdot N_{p})^{-1/2} \cdots (4)$ 
 $X_{r}$   $_{r,i} = (2 \epsilon \cdot 2 \phi_{r,r})^{1/2} \cdot (q \cdot N_{A})^{-1/2}$ 

ここで、qは単位電荷量、εはシリコン薄膜の誘電 率、 $\phi_{ij}$ 、 $\phi_{ij}$ はそれぞれP形、N形TFTのフェルミエ ネルギー、No、Noはそれぞれチャネル領域における等価 的なドナー密度、アクセプタ密度である。尚、等価的な ドナー密度及びアクセプタ密度は、当該領域に存在する ドナー及びアクセプタ不純物の密度とドナー及びアクセ プタとして働くトラップ密度とから決められる。本発明 30 では、P形及びN形TFTにおけるチャネル領域のシリコ ン薄膜の厚さを前記X, 、、及びX, 、、のいずれの値よ りも小さく構成する。第7図に、空乏層が形成されたTF Tの断面構造を示す。同図において、146は絶縁基板、14 7はチャネル領域を成すシリコン薄膜、148、149はソー ス・ドレイン領域を示すシリコン薄膜、150はゲート絶 緑膜、151はゲート電極であり、t.,、Xは、それぞれ、 シリコン薄膜の膜厚、シリコン薄膜表面に形成された空 乏層の幅を示している。

以上に述べたそれぞれの手段、即ち、

- (1) ドライバー回路の回路形式を相補形TFTによるスタティック形のものとすること。
- (2) 相補形TFT集積回路の製造方法及び構造に工夫を加えること。
- (3) P形及びN形TFTの特性を揃えること。
- (4) TFTの負荷駆動能力を高めること。 によって、アクティブマトリクスパネルにドライバー回 路を内蔵するための基本となる技術が確立される。

次に、上述の基本技術の上に立って、本発明を更に有 効なものとするためのいくつかの手段について説明す

まず、一番目に、本発明で使用する、アクティブマト リクスパネル内のパターンレイアウト上の工夫について 述べる。第8図は、各機能プロックのレイアウトを説明 するための、アクティブマトリクスパネルの平面図であっ る。画像が正像として形成される様にアクティブマトリ クスパネル160を見て、天及び(又は)地の方向の周辺 部にソース線ドライバー回路161(162)を形成し、該ソ ース線ドライバー回路内で周辺から中心に向かって順に 10 シフトレジスタ163、バッファー164、ビデオ信号パス16 5、サンプルホールド回路166を配置する。また、左及び (又は) 右方向の周辺部にはゲート線ドライバー回路16 7 (170) を形成し、該ゲート線ドライバー内で周辺から 中心向かって順にシフトレジスタ168、パッファー169を 配置する。前記ソース線ドライバー回路161 (612) 及び ゲート線ドライバー回路167 (170) に接する様にアクテ ィプマトリクスパネル160の中心部に画素マトリクス171 を形成し、コーナ部には入出力端子172、173、174、175 を配置する。信号の伝送は矢印176~180の方向に行なわ 20 れる。以上の様に各機能プロックをレイアウトすること によって、限られたスペースを最も有効に活用すること

また、前記ソース線ドライバー回路及び(又は)ゲー ト線ドライバー回路内において、画素ピッチに等しい (又は画素ピッチの2倍の) 限られたピッチ内にドライ バー回路の単位セルを形成するために、第9図に示す様 なパターンレイアウトを使用する。第9図において、18 1~183は一画素分(又は2画素分)の画素ピッチであり その長さはDである。第8図の様なレイアウトを採用し つつ、Dを周期としてドライバー回路のセルを繰り返し 配置すれば、より一層有効なスペースの活用が可能とな る。第9図は、ドライバー回路を構成する一部の薄膜層 のパターンレイアウト例を示すものである。同図におい て、184、185はそれぞれ正電源用配線、負電源用配線、 186~191はP形TFTのソース・ドレイン及びチャネル部 を成すシリコン薄膜、192~195はN形TFTのソース・ド レイン及びチャネル部を成すシリコン薄膜であり、破線 で囲まれた領域196、197、198にドライバー回路の単位 セルが形成される。各TFTの素子分離は、同極性、異極 40 性にかかわらず、シリコン薄膜を島状にエッチングする ことによって成されるため、例えば、N形TFT用シリコ ン薄膜の島192とP形TFT用シリコン薄膜の島187との距 離aと、P形TFT用シリコン薄膜の二つの島187と188と の距離りとを略等しくすることが可能となる。本発明 は、この性質を積極的に利用し、P形TFT用の島とT形T FTの島とを互いちがいに配置することによって、単位セ ルが繰り返される方向の集積度を高めている。

本発明は、更に集積度を高めるために、次の様な手段を併用する。第10図(a)、(b)は、正電源用配線19 50 9と負電源用配線200との間に相補形TFTによるインパー タを形成する例である。同図において、201、202はソース部のコンタクト形成用のスルーホール、203はゲート電極である。まず、第10図(a)の様に、208を境界として一つのシリコン薄膜の島にP形領域204とN形領域205とを設ける。次に、第10図(b)の様に、スルーホール206によってドレイン部のコンタクトを形成し、配線207によってインバータの出力を取り出す。

本発明を更に有効にする工夫の二番目は、ソース線ド ライバー回路におけるクロックノイズの低減に関するも のである。第1図に示される様に、ソース線ドライバー 10 回路12はビデオ信号バス14~16と、シフトレジスタ13を 駆動するための少なくとも一対の双対なクロックCL及び ▲でL▼を伝送するための配線とを備えている。ここ で、あるビデオ信号パスとCL配線との間に形成される浮 遊容量と、該ビデオ信号パスと▲でエ▼配線との間に形 成される浮遊容量との間に差異があれば、該ビデオ信号 にクロック信号に同期したスパイク状のノイズが重畳さ れる結果、アクティブマトリクスパネルの画面にライン 状の表示ムラが生ずる。本発明は、第11図 (a) に示す 様に、CL用配線と▲CT▼用配線をツイスト配置するこ とによって上述のクロックノイズを低減させる。第11図 (a) はソース線ドライバー回路を示しており、210~2 13はシフトレジスタの単位セル、214、215はサンプルホ ールド回路、216は画素マトリクス、217はビデオ信号バ スである。218、219はそれぞれCL配線▲CL▼配線であ って、配線の略中央においてツイストされている。この 様にすることによって、CL配線及びビデオ信号バス間の 平均距離と、▲で上▼配線及びビデオ信号バス間の平均 距離とが略等しくなり、その結果、CL配線とビデオ信号 バスとの間に付加する浮遊容量 (Cs,+Cs,) と、▲ CL 30 ▼配線とビデオ信号バスとの間に付加する浮遊容量 (C s,+C,,)とが略等しくなる。また、CLと▲CT▼とは 第11図 (b) に示される様に、一方の立ち上がりタイミ ングと他方の立ち下がりタイミングが略一致する。以上 の結果として、ビデオ信号に重畳されるクロックノイズ は大幅に軽減され、画面上にはきれいな表示が得られ る。尚、CLと▲でレ▼とのツイスト回数は複数でも差し 支えない。

本発明を更に有効にする工夫の三番目は、サンブルホールド回路に対して直列に付加される抵抗の均一化に関 40 するものである。第12図に、第1図の一部を示す。第12 図において、230はソース線ドライバー回路に含まれるシフトレジスタ、231~233はビデオ信号バス、234~236 はサンブルホールド回路、240は画素マトリクスである。3本のビデオ信号バス231~233には、例えば3原色赤(R)、緑(G)、青(B)に相当する画像信号が伝送され、それらの組み合せは1水平走査毎に変えられる。該3本のビデオ信号バスには、低抵抗が要求されるため、配線材料としてアルミ等の金属層が使用される。一方、経済的観点からみて最も有効と考えられる第3図 50

(a)、(b)の構造を採用する場合、前記ビデオ信号バスからサンブルホールド回路に至るまでの配線237~239の材料にはゲート電極と同一の材料、例えば多結晶シリコン薄膜等が使用される。この場合、多結晶シリコン薄膜のシート抵抗が金属層に比してかなり高いことと、単に直線で接続すれば配線237、238、239の長さが等しくならないこととのために、該配線237~239の抵抗が等しくならず、この配線抵抗の差がライン状の表示ムラを生ぜしめる。そこで、本発明は、前記配線237、238、239の抵抗がすべて等しくなる様に配線パターンを工夫する。具体的には、配線幅Wを一定とし配線長しを等しくする。又は、配線237~239のそれぞれについてWを変える等である。

14

本発明を更に有効にする工夫の四番目は、TFTによるドライバー回路の動作速度の遅さを補う駆動方法に関するものである。第5図に示される様にTFTの性能は単結晶シリコンMOSFETの性能に比して劣るため、TFTよるシフトレジスタの動作速度はアクティブマトリクスパネルを駆動するのに十分とは言えない。この動作速度の遅さを補うため、本発明は第13図(a)に例示する回路構造と同図(b)に例示する駆動方法を用いる。第13図(a)において、250はソース線ドライバー回路に含まれる第1のシフトレジスタであり、スタート信号DXとクロックCL×1及び

# $CL \times 1$

が与えられ、出力信号252、254、…を出力する。また、 251はソース線駆動回路に含まれる第2のシフトレジス タであり、スタート信号DXとクロックCL×2及び

# $CL \times 2$

が与えられ、出力信号253、255、…を出力する。265は ビデオ信号 V が与えられるビデオ信号パス、256~259は サンプルホールド回路、261~264はソース線、260は画 素マトリクスである。前記ソース線ドライバー回路に入 力される信号 V、DX、 $CL \times 1$ 、

## CL×1.

 $CL \times 2$ ,

### C I. × 2

及びシフトレジスタ250、251より出力される信号 $252\sim25$  55を第13図(b)に示す。第13図(a)のソース線ドライバー回路は2系列のシフトレジスタ250、251を具備しており、シフトレジスタ250、251は、それぞれ略90°位相のずれたクロック2500、251は、それぞれ略2500 位

$$(\overline{CL\times 1})$$
.

 $CL \times 2$ 

# $(\overline{CL \times 2})$

で駆動される。ソース線ドライバー回路がN系列のシフトレジスタを具備する場合、各シフトレジスタは略180 \*/Nだけ位相のずれたN系統のクロックとその反転クロックで駆動される。CL×1及びCL×2の周波数をfとすれば、出力信号252~255は1/4fの時間間隔で順次出力され、それぞれのエッジ266~269でビデオ信号Vをサンプリングし、ソース線261~264にホールドする。この結果、周波数fのクロックで駆動されるシフトレジスタを 10 用いて周波数4fのサンプリングを実現することが可能となり、TFTによるシフトレジスタの動作速度の遅さを補う有効な手段となる。前記ソース線ドライバー回路がN系列のシフトレジスタを具備する場合、周波数fのクロックで駆動されるシフトレジスタを用いて、周波数2Nfのサンプリングを実現することが可能である。

本発明を更に有効にする工夫の五番目は、ソース線及 びゲート線ドライバー回路の各出力にテスト手段を設け ることである。第14図に具体例を示す。同図において、 280はソース線ドライバー回路に含まれるシフトレジス タ、281はビデオ信号バス端子、282はサンプルホールド 回路、283はソース線ドライバーテスト回路、284、285 はそれぞれテスト回路283の制御端子、テスト信号出力 端子、286はソース線である。すべてのソース線に283の 様なテスト回路が付加される。また、287はゲート線ド ライバー回路に含まれるシフトレジスタ、288はゲート 線ドライバーテスト回路、289、290はそれぞれテスト信 号入力端子、テスト信号出力端子、291はゲート線、292 は画素マトリクスである。すべてのゲート線に288の様 なテスト回路が付加される。前記テスト回路は以下の様 30 に動作する。ソース線ドライバー回路のテスト動作中、 端子284の制御によりテスト回路283をオンさせておく。 この状態で、ビデオ信号バス端子281に所定のテスト信 号を入力したうえで、シフトレジスタ280を走査する。 このとき、テスト出力端子285に規格内の信号が時系列 で出力されれば該ソース線ドライバー回路は「良」と判 定され、そうでなければ「不良」と判定される。ゲート 線ドライバー回路のテスト時、端子289に所定のテスト 信号を入力した状態でシフトレジスタ287を走査する。 このとき、テスト出力端子290に規格内の信号が時系列 で出力されれば該ゲート線ドライバー回路は「良」と判 定され、そうでなければ「不良」と判定される。以上の 様にすることによって、従来テストパターンを表示した うえで目視にて行っていたアクティブマトリクスパネル の検査を、電気的にしかも自動で実施することが可能と なる。

本発明を更に有効にする工夫の六番目は、製造プロセ 設けることは、アクティブマトリクスパネルの表示装置 なしての外観を改善する意味で大変有効である。第160 としての外観を改善する意味で大変有効である。第160 としての外観を改善する意味で大変有効である。第160 としての外観を改善する意味で大変有効である。第160 の具体例を示す。同図(a)は等価回路、同図(b)は 50 びその実装構造を平面図に示したものである。341は画

断面構造である。同図 (a) において、300、301はそれ ぞれソース線、ゲート線、302は画素TFT、303は液晶セ ル、304は対向電極端子であり、305が本発明の特徴を成 す金属酸化膜半導体キャパシタ(以下、MOSキャパシタ と略記する。)、306が該MOSキャパシタ305のゲート電 極である。また、同図 (b) において、310及び324は透 明な絶縁基板、311~315はシリコン薄膜層、316、317は ゲート絶縁膜、318、319はゲート電極、320は層間絶縁 膜、321はソース線を成す配線層、322は画素電極を成す 透明導電膜層、323は透明導電膜層を含む対向電極、325 は液晶である。326で示した部分に前記画素TFT302が形 成され、領域311、313がソース・ドレイン部を、領域31 2がチャネル部を成す。327で示した部分には前記MOSキ ャパシタ305が形成され、領域313、315がソース・ドレ イン部を、領域314がチャネル部を成す。第15図(b) から明らかな様に、MOSキャパシタ305は画素TFT302と全 く同一な断面構造を有し、従って、MOSキャパシタ305を 形成するために特別な製造プロセスを追加する必要は無 い。ただし、MOSキャパシタ305を保持容量として使用す るためには、領域314にチャネル即ち反転層が形成され た状態を保つ必要がある。この状態を保つために、前記 MOSキャパシタ305のゲート電極306には該MOSキャパシタ がオンする様な所定の電位を与えておく。所定の電位と は、例えば、MOSキャパシタがN形の場合には正電源電 位、P形の場合には負電源電位が適切である。ゲート絶 縁膜は通常非常に薄く形成されるため、以上の様にゲー ト絶縁膜を用いて保持キャパシタを構成することによっ て、従来の様な層間絶縁膜を用いたものに比較して、単 位面積当り5~10倍の保持容量を得ることが可能とな り、保持容量を形成するための面積を節約する上で大変 有効である。このため、アクティブマトリクスパネルの 開口率を極めて高くすることが可能となる。

16

本発明を更に有効にする工夫の最後は、ドライバー回 路を内蔵したアクティブマトリクスパネルの実装に関す るものである。第16図 (a)、(b) にその具体例を示 す。同図 (a) は断面構造を示す図であり、330はTFTに よる画素マトリクスとドライバー回路とが形成された透 明基板、331は対向電極が形成された透明基板、334はシ ール材、333は封入された液晶、335は実装基板、340は 実装基板335の開口部、338は金、アルミ等の金属による ワイヤ、339は保護部材である。実装基板335において、 透明基板330が配置される部分に凹部336を設けること は、ワイヤ338による接続強度を確保するうえで大変有 効である。また、実装基板の一部又は全部に遮光部材33 7を設け、透明基板331又は透明基板330に画素マトリク ス部の周囲を取り囲む様な形状に帯状に遮光部材332を 設けることは、アクティブマトリクスパネルの表示装置 としての外観を改善する意味で大変有効である。第16図 (b) は、同図 (a) のアクティブマトリクスパネル及

20

40

索マトリクス部を示し、点線342は実装基板335の開口部を示す。以上の様にすることによって、次の効果が生ずる。第一に、金属ワイヤ338に加わる応力が均等となるため、接続強度が向上する。第二に、本発明のアクティブマトリクスパネルを透過形表示装置として用い背面に光源を設置する場合、上述の本発明の構造に依れば、画素マトリクス部の周辺から不要な光が洩れることが防止され、表示装置としての外観が向上する。

17

実施例の最後として、本発明の応用例を二つ挙げて説明する。

応用例の一つは、本発明のアクティブマトリクスパネ ルを用いて構成される、ビデオカメラ等の電子ビューフ ァインダー (Electric View Finder:以下、EVFと略記す る) である。前述した様な多くの工夫を施すことによっ て、画素マトリクスの周辺に相補形TFTによるドライバ 一回路を集積化する技術が確立され、小形、高精細、低 消費電力でありかつ信頼性の高いアクティブマトリクス パネルを安価に得られるようになった結果、第17図に例 示する様な構造のEVFが実現可能となっている。第17図 において、350は撮像装置、352は記録装置、351はビデ オ信号処理回路で端子362には複合映像信号が得られ る。353がEVFであり、該EVF353はクロマ回路、同期制御 回路、液晶パネル駆動信号形成回路、電源回路、バック ライト駆動回路を含む駆動回路部354と、バックライト 用光源356と、反射板355と、拡散板357と、偏光板358及 び360と、本発明のアクティブマトリクスパネル359と、 レンズ361を具備して成る。以上の様にすることによっ て、従来のCRT (Cathode Ray Tube) を用いたEVFになか った次の様な効果がもたらされる。

- (1) カラーフィルターを備えたアクティブマトリクス 30 パネルを使用することによって、画素ピッチが50  $\mu$  m以下の極めて高精細なカラーEVFが実現される。しかも低消費電力化も促進される。
- (2) 極めて小形・省スペースでしかも極めて軽量なEV Fが実現される。
- (3) EVFの形状の自由度が増大し、例えばフラットEVF の様な斬新な意匠が可能になる。

もう一つの応用例は、本発明のアクティブマトリクス パネルを液晶ライトバルブとして使用した投写形カラー 表示装置である。

第18図は、該投写型カラー表示装置の平面図である。ハロゲンランプ等の投写光源370から発した白色光は、放物ミラー371により集光され、熱線カットフィルター372により赤外域の熱線がカットされ、可視光のみがダイクロイックミラー系に入射する。まず、青色反射ダイクロイックミラー373により、青色光(おおむね500 [nm]以下の波長の光)を反射し、その他の光(黄色光)を透過する。反射した青色光は、反射ミラー374により方向を変え、青色変調液晶ライトバルプ378に入射する。

背色反射ダイクロイックミラー373を透過した光は、

緑色反射ダイクロイックミラー375に入射し、緑色光 (おおむね500 (nm) から600 (nm) の間の波長の光)を 反射し、その他の光である赤色光 (おおむね600 (nm) 以上の波長の光) を透過する。反射した緑色光は、緑色 変調液晶ライトバルブ379に入射する。

緑色反射ダイクロイックミラー375を透過した赤色光は、反射ミラー376、377により方向を変え、赤色変調液晶パルプ380に入射する。

青色光、緑色光、赤色光は、それぞれ、青、緑、赤の 10 原色信号で駆動された、本発明のアクティブマトリクス パネルによる液晶ライトバルブ378、379、380によって 変調された後、ダイクロイックプリズム383によって合成される。ダイクロイックプリズム383は、青反射面381 と赤反射面182とが互いに直交するように構成されている。こうして合成されたカラー画像は、投写レンズ384 によってスクリリーン上に拡大投写され表示される。以 上の様にすることによって、従来のCRTによる投写管を 用いた投写形カラー表示装置に無かった次の様な効果が もたらされる。

- (1) 液晶ライトバルブを、CRTに比してはるかに小形かつ高精細に形成することが出来るため前記投写レンズ384に口径の小さいものを使用することが許される。このため、投写形カラー表示装置の小形化、軽量化、低コスト化が実現される。
- (2) 本発明のアクティブマトリクスパネルは高い開口 率を有するため、小口径の投内レンズを用いても明るい 表示を得ることが出来る。
- (3) CRTによる投写管と異なり、前記ダイクロイック ミラー及びダイクロイックプリズムによって、赤、緑、 青それぞれのライトバルブの光軸を完全に一致させ得る ため、三色のレジストレーションが大変良好となる。

以上で本発明の実施例の説明を終える。

前述の〔課題を解決するための手段〕並びに〔実施 例〕に対応させて本発明の効果を説明する。

まず、本発明を有効なものとする四つの基本技術がもたらす効果について説明する。

第一に、画素マトリクス部と同一の透明基板上に相補 形TFTによるゲート線乃至ソース線のドライバー回路を 集積化することによって以下の効果がもたらされる。

- (1) 外付けドライバー集積回路を実装する際の接続ピッチによって、パネルの精細度が制限されることが無くなる。この結果、本発明を用いることによって、50μm以下の画素ピッチを有する液晶パネルが実現可能となる。
- (2) パネルを実装する実装基板の外形寸法が大幅に小形化され、本発明の液晶パネルを用いた表示装置の小形・薄形・軽量化が促進される。
- (3) ドライバー集積回路を外付けする工程が不要となるため、本発明の液晶パネルを用いた表示装置の低コス 50 ト化が促進される。

(4) ドライバー集積回路の外付けが不要となるため、 本発明の液晶パネルを用いた表示装置の信頼性が向上す

(5) 相補形TFTによってドライバー回路を形成するこ とによって、液晶パネルが本来洩っている低電力性との 相乗効果が発揮され、表示装置全体の低電力化が実現さ れる。これは、ビデオカメラのEVFや携帯形画像モニタ 一への応用を可能とするための重要な要素である。

第二に、相補形TFTを用い、尚且つ、シフトレジスタ をスタティック形の回路構成とすることによって、低電 10 可能となる。 力化のみならず動作電圧範囲及び動作周波数範囲を広げ る効果をもたらす。TFTは第5図に示される様なオフ電 流の高い特性を有し、更に、オフ電流の温度特性も大き い。この様なTFTの欠点はシフトレジスタをスタティッ ク形構成とすることによって補われ、動作電圧範囲及び 動作周波数範囲が拡大される。

第三に、相補形TFTの構造において、第1の極性のTFT のソース・ドレイン領域の第1の極性の不純物を含み、 第2の極性のTFTのソース・ドレイン領域に第1の極性 構造を採用することによって、従来の片極性のTFTの製 造工程に単に1回のホト工程を追加することによって、 安価に、画素マトリクスを含む相補形TFT集積回路が得 られる。更に、特性の揃ったP形並びにN形TFTが得ら れる.

第四に、ドライバー回路を構成するTFTのゲート長を 画素マトリクスを構成するTFTのそれよりも短かく形成 することによって、ドライバー回路の動作速度を向上さ せ、尚且つ、各画素における書込み、保持動作を最適状 態に保つことが可能となる。

次に、本発明を更に有効なものとする七つの手段がも たらす効果について説明する。

第一に、各機能プロックのパターンレイアウトを、第 8 図、第 9 図、第10図 (a)、(b)の様にすることに よって、特にドライバー回路部の集積度が高められ、画 素ピッチという限定されたピッチ内にドライバー回路の 単位セルを作り込むことが可能になる。

第二に、ソース線ドライバー回路のクロック配線を第 11図(a)の様に配置することによって、ビデオ信号に 混入するクロックノイズを除去し、画面に生ずるライン 40 状の表示ムラを視認不可能なレベルに抑圧することが可 能となる。

第三に、第12図に示すサンプルホールド回路に接続さ れる抵抗を全ソース線に亘って均一化することによっ て、全ソース線への表示信号の書き込みレベルを完全に 均一にすることが可能となり、ライン状の表示ムラが除 去される。

第四に、ソース線ドライバー回路を、第13図(a)の 様に構成し、同図(b)の様な方法で駆動することによ って、周波数 f のクロックで駆動されるN系列のシフト 50

レジスタを用いて周波数2Nfでビデオ信号をサンプリン グすることが可能となる。これによって、必ずしもオン 電流の大きさが十分でないTFTを用いて髙精細なドライ バー回路内蔵アクティブマトリクスパネルが実現され

20

第五に、第14図の様にドライバー回路の各出力にテス ト回路を設けることによって、従来テストパターンを表 示した状態で目視にて行っていたアクティブマトリクス パネルの検査を、電気的にしかも自動で実施することが

第六に、各画素に第15図 (a)、 (b) の様な構造の 保持容量を作り込むことによって、製造コストの上昇無 しに、しかも、開口率をほとんど減少させること無し に、各画素における電荷の保持をより確実なものとする ことが可能となる。

第七に、実装構造を、第16図 (a)、 (b) の様なも のとすることによって、接続強度及び信頼性を向上させ 得るのみならず、本発明のアクティブマトリクスパネル にバックライト装置を併用して透過形表示装置を構成す の不純物とそれより高濃度の第2の極性の不純物を含む 20 る場合に画素マトリクス部周辺から不要光が洩れること を防止出来る。

> 最後に、本発明を特定の表示システムに応用すること によって得られる効果について述べる。

> 第一に、本発明をビデオカメラのEVFに応用すること によって、従来のCRTを用いたEVFに無かった以下の効果 がもたらされる。

- (1) カラーフィルターを備えたアクティブマトリクス パネルを使用することによって、画素ピッチが50μm以 下の極めて髙精細なカラーEVFが実現される。しかも低 30 消費電力化も促進される。
  - (2) 極めて小形・省スペースでしかも極めて軽量なEV Fが実現される。
  - (3) EVFの形状の自由度が増大し、例えばフラットEVF の様な斬新な意匠が可能になる。

第二に、本発明を投写形カラー表示装置に応用するこ とによって、従来のCRTを用いたものに無かった以下の 効果がもたらされる。

- (1) 液晶ライトバルプを、CRTに比してはるかに小形 かつ髙精細に形成することが出来るため投写レンズにロ 径の小さいものを使用することが許される。このため、 投写形カラー表示装置の小形化、軽量化、低コスト化が 実現される。
- (2) 本発明のアクティブマトリクスパネルは高い開口 率を有するため、小口径の投写レンズを用いても明るい 表示を得ることが出来る。
- (3) CRTによる投写管と異なり、前記ダイクロイック ミラー及びダイクロイックプリズムによって赤、緑、青 それぞれのライトバルブの光軸を完全に一致させ得るた め、三色のレジストレーションが大変良好となる。

〔発明の効果〕

(a)シフトレジスタを相補型の多結晶シリコン薄膜トランジスタにより構成することにより、低消費電力駆動が可能となり、多結晶シリコン薄膜トランジスタであっても高性能なトランジスタを供給することができる。

(b) 多結晶シリコン薄膜トランジスタは単結晶シリコントランジスタに比べて、オフ時のリーク電流が大きいが、ドライパー回路を構成するシフトレジスタを多結晶シリコン薄膜トランジスタによるスタティックシフトレジスタとすることにより、オフ時のリーク電流の影響を抑えて高速動作が可能となる。

#### 【図面の簡単な説明】

第1図は、本発明の実施例、即ち、周辺にドライバー回路を集積化したアクティブマトリクスパネルを示した図。

第2図(a)~(f)は、第1図におけるドライバー回路の詳細な構成例を示した図。

第3図(a)、(b)は、本発明のアクティブマトリクスパネルの断面構造を例示した図。

第4図(a)~(d)は、本発明のアクティブマトリクスパネルの製造方法を例示した図。

第5図は、本発明に関わるTFTの特性例を単結晶シリコンMOSFETのそれと比較して示した図。

第6図は、本明細書中におけるゲート長、ゲート幅の定義を示した図。

第7図は、本明細書中における空乏層幅、シリコン薄膜 の膜厚の定義を示した図。

第8図、第9図、第10図(a)、(b)は、本発明を更に有効なものとする第一の手段を説明するための図。

第11図(a)、(b)は、本発明を更に有効なものとする第二の手段を説明するための図。

第12図は、本発明を更に有効なものとする第三の手段を 10 説明するための図。

第13図(a)、(b)は、本発明を更に有効なものとする第四の手段を説明するための図。

第14図は、本発明を更に有効なものとする第五の手段を説明するための図。

第15図(a)、(b)は、本発明を更に有効なものとする第六の手段を説明するための図。


第16図(a)、(b)は、本発明を更に有効なものとする第七の手段を説明するための図。

第17図は、本発明の第一の応用例を示した図。


20 第18図は、本発明の第二の応用例を示した図。 第19図は、従来技術を説明するための図。

【第2図(a)】

【第2図(b)】




【第1図】







【第3図(a)】




【第3図(b)】




【第4図(a)】




【第4図(b)】




【第4図(c)】




【第4図(d)】




【第5図】




【第6図】




【第7図】




【第10図(a)】




【第8図】




【第9図】




【第10図(b)】




【第11図(a)】







【第15図(b)】




【第16図(a)】



【第17図】



【第18図】



【第19図】

